在2026 年三星先进晶圆生态论坛（SAFE Forum 2026）上，新思科技宣布与三星晶圆厂的合作取得重大进展，双方针对三星顶尖先进工艺，拓展了由人工智能赋能的设计、验证、测试及知识产权（IP）全套解决方案。此次合作也凸显出，随着半导体企业发力研发结构日趋复杂的人工智能、高性能计算、汽车电子及数据中心相关产品，电子设计自动化（EDA）、设计工艺协同优化（DTCO）与多芯片设计方法的重要性正持续提升。

本次合作的核心方向之一，是适配三星晶圆厂第二代、第三代2 纳米制程工艺。新思科技已交付针对上述工艺节点完成优化、可直接投入量产的数字与模拟芯片设计流程。借助这套流程，客户能够在优化功耗、性能与芯片面积（PPA）的同时，缩短产品上市周期。该设计流程依托新思科技的 AI 优化技术，将以往耗费大量人力的设计探索与版图落地工作实现自动化。

双方还推出多项设计工艺协同优化（DTCO）方案，把制程工艺参数深度融入逻辑综合、物理版图实现及最终签核全流程。通过将三星先进工艺特性与新思科技设计工具深度结合，客户可在研发早期就完成设计优化，显著改善功耗、性能与面积指标。随着先进制程不断微缩，供电稳定性、工艺偏差、热效应以及制造难度等新挑战接踵而至，这类 DTCO 设计方法也变得愈发关键。

多芯片设计是本次官宣的另一大重点。如今 AI 加速器与高性能计算芯片的性能需求，已突破传统单芯片系统（SoC）的物理极限，芯片厂商开始广泛采用芯粒（Chiplet）架构。新思科技与三星晶圆厂进一步扩大合作范围，依托贯通芯片、封装与系统三大领域的一体化设计流程，支持先进封装与 3D 集成技术。双方基于新思科技 3DIC 编译器内置的多物理场认证签核方案，实现可规模化的多芯片设计落地，帮助工程师评估异构芯粒组合体之间的电气、热学及力学相互影响。

此次合作也顺应了行业向系统技术协同优化（STCO）转型的大趋势。该理念在传统 DTCO 基础上进一步延伸，统筹考量芯粒、互联架构、封装技术、供电网络与热管理之间的联动关系。对于对计算密度、内存带宽与能效比有着极高要求的 AI 应用场景而言，这种全域协同设计思路尤为重要。双方推动在设计早期开展系统级分析，旨在帮助客户减少设计反复，同时提升系统整体性能。

除芯片版图设计外，新思科技还展示了 AI 赋能测试与制造领域的最新技术成果。据两家企业介绍，基于在三星晶圆工艺上完成验证的芯片级 AI 测试优化技术，客户的测试效率最高可提升 20%。该技术在保证故障覆盖率的前提下，精简测试向量、缩短测试周期，助力先进单芯片系统与多芯片器件降低制造成本、提升量产效率。

双方同时扩充了适配三星先进制程（含汽车级工艺）、通过认证的接口 IP 与基础 IP 产品矩阵。当下 AI 与汽车应用对高带宽互联、功能安全和数据安全的要求不断提高，经过量产验证的 IP 核能够有效加快设计落地进度，降低集成风险。

总结

本届 SAFE 论坛以 “硅基智能的交汇点” 为主题，本次合作充分证明：AI 驱动的 EDA 工具、先进制程工艺与异构集成技术正深度融合，共同应对下一代半导体系统日益攀升的设计复杂度。通过在芯片设计、封装、测试、制造全环节深化协同优化，新思科技与三星晶圆厂为客户打造了一站式技术平台，助力其研发支撑未来算力基础设施的 AI 芯片与多芯片架构产品。